電子/半導體

Gate Array　閘門陣列。

由大型積體電路內晶片之品種設計獨立出來，事前將元件有規則地排列，在品種設計時僅設計布線工程之大型積體電路設計方式 ，因而可以縮短品種研發期間。